研究テーマ (2000.03)

高速、省面積、低消費電力なシステム LSI の設計手法、特に設計自動化 あるいは計算機援用設計技術の研究を行っている。言い換えると、 高速なクロックで動作し、なるべく素子の数が少なく、電気も食わない ハードウェアの設計方法の研究である。

再構成可能ハードウェアとその応用

LSI の設計と実現

タイミング検証

ハードウェアの構成要素である論理素子(論理ゲートとも呼ぶ)は、 入力が決まってから出力が決まるまでに遅延時間がかかる。ゲート 一つ当たりの遅延は 数 100 ps (ピコ秒)から 数 ns (ナノ秒)の間 であるが、それを何個も直列接続して機能を実現するので、各素子の 遅延の総和が回路の速度(クロック周波数)を規定する。 高速な回路を設計する上では、この遅延時間をなるべく小さくする ことが必要である。 また、他の回路との通信を考える上では、複数の信号の到着時間の差によって 回路の正しい動作が保証されなくなるので、タイミングの 問題は設計上の大きな問題である。 我々は、そのようなタイミングの設計、あるいは正しい動作が保証されるか どうかの確認(検証、Verification と呼ばれる)の手法についての研究を 行っている。

マルチクロック経路の検出

ハードウェアのクロック周期の決定においては、これまで1 クロック周期の間 にすべての経路の遅延が納まっていないといけないという仮定のもとで考えら れてきたが、経路によっては信号伝播に 2 周期分の時間を使えるものがある という性質に着目し、各経路が使える周期を判定する手法を提案している。 これまでに、 などの研究を行ってきた。 また SAT アルゴリズムを用いて状態空間探索を行う手法の研究も行っている。

論理合成・最適化

LSI は、ハードウェア記述言語で機能を記述した後、論理合成システムに より多段回路へ変換される。この変換の最適化機構として、回路の局所的な 構造だけを見て、各素子の論理関数の簡単化を行う手法の研究を行っている。 これまでに、局所的な Satisfiability Don't Care と Observability Don't Care を抽出する手法の提案を行い、現在広く用いられている手法に対して より良い最適化能力と、適用可能な回路規模の増大という成果を得た (APCHDL'99, SASIMI 2000)。

ハードウェア／ソフトウェアコデザイン

情報システムはハードウェアとソフトウェアのバランスの上に構成される。 そこで、システムを C 言語などの高いレベルで記述しておいて、そこから 最適なハードウェアとソフトウェアを自動的に生成するという協調設計手法 の研究を行っている。 現在、ハードウェアとソフトウェアを協調して動作させるための GPCP-SS システム、GPCP-SS 向けに C からハードウェアを自動生成するシステム、 C からハードウェアの自動生成における最適化として変数のビット幅を自 動的に推定する手法の研究を行っている。

変数のビット幅の推定

C 言語などでは、通常、変数は整数型として定義され、その上で代入や 演算が行われる。しかし、ループの制御変数やフラグ変数など、32 ビット の空間のすべての値をとるような変数はまれで、一部のビットしか 使われないことが多い。ハードウェア実現を考える場合、そのような無駄な 部分がハードウェアの面積の無駄となると同時に演算の実行時間を大きく する要因になっていた。 これまでこのような問題に対しては人手で最適化を行うことが一般的であった が、変数のとる値の上下限を持ち、演算時にその上下限を更新して行くことで、 各変数の必要最小限のビット数を推定する手法を提案した。複数のプログラムに 対して適用した結果、面積で約 40 %、遅延で約 20 % の改善が得られた (電子情報通信学会英文論文誌 Nov. 1999)。 平成 12 年度は、浮動小数点のビット長の推定について研究を行う。

ビデオコントロール回路の協調設計

ビデオコントロールは、バーチャルリアリティの基本技術である。これまで ソフトで行われることが多かったが、それをハードウェア化により高速かつ 低設計誤り化することが要求されている。 平成12年度は、C から VHDL を生成するコンパイラにおいて、ビデオコントロー ルに特化した最適化の手法に関する研究を行う。

大規模回路の設計検証

ハードウェアは、製造にコストと時間を必要とするので、設計の段階で その正しさを確認することが非常に重要である。実際、設計そのものの 時間よりも設計の正しさを検証することの方が時間がかかることが多い。 現在、数学的に正しさを検証するためのツールが使われるようになりつつ あるが、いずれも小さな回路でしか有効でなく、大規模な回路の自動検証の 重要性が高まっている。 そこで、現在 PCI バスに接続される回路を例として、そのプロトコルの 検証を行っている。回路の規模としては 240 ビットのフリップフロップ を持つようなものであるが、1GB のメモリを持つ計算機でもそのままでは 解析できない (状態の数は 2 の 240 乗になることに注意)。そこで、この ような回路のために回路の自動的な分割、簡単化法の研究を行っている。

二分決定グラフとその応用

二分決定グラフは、論理関数のデータ構造として、LSI の設計ツールの 実現上なくてはならないものである。 我々は、二分決定グラフのサイズの最適化の研究や二分決定グラフの パスランジスタ回路としての直接実現の研究をしている (電子情報通信学会 英文論文誌 1999 年 11 月号)。 今後は超高速回路であるドミノ回路の設計手法に応用して行きたいと 考えている。

ネットワークインタフェースを持つプロセッサ

近年の集積回路技術の進歩とともに、これまでソフトウェアで実現されて 来た機能がハードウェア化されるようになってきた。ハードウェア化にお いては、ハードウェア向きのアルゴリズムを考える必要があり、システム LSI 設計のための研究が盛んに行われている。 ここでは TCP/IP, Bluetooth, 光通信のインタフェースなどに着目し、 それらのインタフェースをハードウェアとして内蔵するようなシステム LSI の設計と検証を目的として研究を行う。平成 12 年度は TCP/IP の ハードウェア化について研究を行う予定である。
Last modified: 2000.04.01